組合邏輯電路

漢語

正體/繁體 (組合邏輯電路)		組合	邏輯	電路
簡體 (组合逻辑电路)		组合	逻辑	电路

讀音

• 官話

  (拼音)：zǔhé luójí diànlù

  (注音)：ㄗㄨˇ ㄏㄜˊ ㄌㄨㄛˊ ㄐㄧˊ ㄉㄧㄢˋ ㄌㄨˋ

---

• 官話
  • (現代標準漢語)⁺
    • 拼音：zǔhé luójí diànlù
    • 注音：ㄗㄨˇ ㄏㄜˊ ㄌㄨㄛˊ ㄐㄧˊ ㄉㄧㄢˋ ㄌㄨˋ
    • 通用拼音：zǔhé luójí diànlù
    • 威妥瑪拼音：tsu³-ho² lo²-chi² tien⁴-lu⁴
    • 耶魯官話拼音：dzǔ-hé lwó-jí dyàn-lù
    • 國語羅馬字：tzuuher luojyi diannluh
    • 西里爾字母轉寫：цзухэ лоцзи дяньлу (czuxɛ loczi djanʹlu)
    • 漢語國際音標 ^(幫助)：/t͡su²¹⁴⁻²¹ xɤ³⁵ lu̯ɔ³⁵⁻⁵⁵ t͡ɕi³⁵⁻⁵⁵ ti̯ɛn⁵¹⁻⁵³ lu⁵¹/

名詞

組合邏輯電路

1. 一種邏輯電路，它的任一時刻的穩態輸出，僅僅與該時刻的輸入變量的取值有關，而與該時刻以前的輸入變量取值無關。

翻譯

翻譯

• 英語：combinational logic (en)